沒空間啦,我能不往板邊走線嗎!

來源:一博科技 時間:2019-9-17 類別:微信自媒體

西班牙人vs皇家贝蒂斯 www.jdaalh.com.cn 作者:黃剛   一博科技高速先生團隊隊員

“什么,需要考慮走線空間不夠?我做過的PCB設計里,線與線之間都能隨便拉開1百幾十mil??!”


醒醒吧,現在已經是9102年了,現在我們會這樣說:“通道太緊張了,走線距離板邊就10mil啦!”
                          
很遺憾,高速先生也沒有經歷過那個美好的時代,僅僅在一些上古PCB大神那里聽過說一二,聽完之后立馬有一種心曠神怡的感覺,就像下面圖片一樣,差點就忍不住把那幾首熟悉的旋律都哼出來了。


高速先生也該醒醒了,現實中大家都知道,其實應該是下面那樣(這不就是我們剛經歷過的事嗎,而且過兩周馬上又要再來一波了哈)。



是的,現在我們PCB設計的密度真是越來越大了。至于為什么會出現走線空間不夠,要走到板邊的原因?更多是因為產品的類型所決定。

例如我們的電子通訊類,要求PCB越來越小,又要實現越來越多的功能,說到功能多,其實也就是和告訴你走線多沒什么兩樣。我們最近這樣遇到的PCB設計是越來越多,并不是我們真的很矯情的想走在板邊,而是因為真的拉不開空間。



那么問題來了,在只能走到很靠近板邊的情況下,到底對走線的信號質量有多大影響呢?它對1-2G的并行信號甚至高達10G的串行信號影響大嗎?

國際慣例,這種東西還是只能通過測試驗證才能給出最準確的答案。同樣我們也做了相關的測試板進行驗證。如下所示:



結果果然表現出了差別,從阻抗上看,我們本來是控制85歐姆的差分線,板邊的那根會比其他板內的走線高3歐姆左右。而損耗方面,板邊走線的損耗在高頻時會明顯的變差。

高速先生也想大概通過仿真的手段去驗證一下這個情況,于是把上面的走線截了一小段進行仿真。



我們掃描走線到板邊的距離,得到了和測試相似的結論。在距離板邊15mil以內就會對走線產生明顯的影響,無論是阻抗還是損耗都能夠看出來。而20mil以上則的結果則幾乎相同,說明距離板邊20mil以上就不會對走線影響很大了。



文章標簽

案例分享 Cadence等長差分層疊設計串擾 串行 DDR | DDR3DFM 電阻電源Fly ByEMC反射高速板材 HDIIPC-D-356APCB設計誤區PCB設計技巧 SERDES與CDR S參數 時序射頻 拓撲和端接 微帶線 信號傳輸 Allegro 17.2 小工具 阻抗


線路板生產

熱門文章

典型案例